AMD正酝酿一场处理器互连技术的革命。据科技博主@High Yield披露，这家芯片巨头计划在Zen 6架构中全面弃用沿用多年的SERDES方案，转而采用基于"海量布线"理念的新型D2D互连技术。这项已在Strix Halo APU上完成验证的技术，展现出显著的能效提升与延迟优化。
自Zen 2架构问世以来，AMD始终依赖SERDES PHY技术实现核心芯粒间的高速通信。该方案通过串行器将并行数据转换为高速比特流，经封装传输至I/O芯片后再完成解串还原。这种设计在传统计算场景下尚能满足需求，但随着NPU等异构计算单元的加入，其能耗与延迟缺陷日益凸显——序列化过程需要额外的时钟恢复和编解码处理，而数据转换环节更会引入可观的通信延迟。
Strix Halo APU成为技术转型的试验场。通过台积电InFO-oS封装工艺与RDL重布线技术，AMD构建了全新的互连体系：在芯片与基板间的中介层密集布设数百条并行导线，形成宽幅数据通道；用矩形微型焊盘阵列替代传统SERDES模块，实现真正的扇出型集成；数据传输跳过串行化环节，直接通过并行端口完成通信。这种设计使带宽扩展变得更为灵活，仅需增加端口数量即可提升传输能力。
实际测试数据显示，新型互连方案在功耗控制方面表现突出。由于移除了高功耗的串行/解串模块，系统整体能耗较传统方案降低约18%。更关键的是，通信延迟得到根本性改善，特别在多芯粒协同计算场景下，数据传输效率提升达35%。这些改进为AMD应对AI计算等低延迟需求场景提供了技术支撑。
但技术革新也带来新的工程挑战。多层RDL布线工艺的复杂度较传统方案提升近40%，需要更精密的蚀刻技术与材料控制。更棘手的是空间分配问题，芯片底部区域被扇出布线占据后，电源网络与信号走线的优先级需要重新规划。这些难题迫使AMD工程师对封装设计进行全面重构。
行业分析师指出，Strix Halo的技术突破具有战略意义。当竞争对手还在优化SERDES参数时，AMD已通过架构创新建立能效优势。这种差异化的技术路线，或将重塑高端处理器市场的竞争格局。随着Zen 6架构的临近，这场互连技术的变革正在引发产业链的连锁反应，封装设备、基板材料等相关领域已出现技术升级的预兆。
