近期，AMD下一代Zen 6处理器架构的核心细节逐步被披露。据技术分析者@InstLatX64从AMD更新的核心代码中推断，Zen 6架构的ID编号为B80F00，并确认该架构将采用台积电2nm制程技术，不过低功耗版本除外。
从代号信息来看，Zen 6架构将推出三种版本，分别为Classic Zen 6、Dense Zen 6c和LPE Zen 6，不同版本在核心数量、缓存容量以及应用场景上存在显著差异。
Classic Zen 6作为标准版架构，将应用于代号为Venice、Medusa Point、Medusa Halo、Gator Range和Olympic Range的处理器。其中，Olympic Range采用AM5接口，主要面向桌面Ryzen处理器市场；Venice则定位为服务器EPYC处理器；其余代号对应的是移动版处理器。
在CCX规格方面，Classic Zen 6架构选择维持单个CCX的核心数量不变，仍为12核心，但将L3缓存容量从Zen 5架构的32MB提升至48MB，增幅达50%。这意味着，如果下一代桌面处理器继续采用2颗CCX的设计方案，其最大核心数量将保持在24核，但总L3缓存容量将从目前的64MB提升至96MB。对于X3D版本处理器而言，即使仅额外堆叠64MB缓存，其总缓存容量也将从现有的128MB提升至160MB。
与Classic Zen 6不同，Dense Zen 6c架构展现了极高的设计密度。该版本单CCX的核心数量将大幅增加至32颗，同时L3缓存容量高达128MB。不过，Dense Zen 6c架构仅规划用于代号为Venice的EPYC服务器处理器。据传闻，其中一款Zen 6c EPYC处理器将由8组CCX组成，有望实现256核心和1024MB（1GB）的L3缓存容量。相比之下，目前最高端的EPYC 9965处理器仅有192核和384MB L3缓存。
关于低功耗版本LPE Zen 6，目前公开的信息尚不完整。据推测，该版本将采用台积电3nm制程技术，主要面向入门级移动设备或嵌入式装置市场，单CCX的核心数量最多为4颗。
