中国科学技术大学在量子纠错领域取得重大突破，其研究团队基于超导量子处理器“祖冲之3.2号”，成功在码距为7的表面码上实现了低于纠错阈值的量子纠错。这一成果标志着我国在量子计算领域达到“越纠越对”的关键里程碑，同时开辟了比美国谷歌公司更高效的“全微波控制”技术路径，为未来大规模容错量子计算奠定了坚实的技术基础。
量子纠错是实现容错通用量子计算机的核心环节。表面码作为当前最成熟的量子纠错方案之一，通过将多个物理量子比特编码成一个逻辑量子比特，理论上随着物理比特数目（即码距）的增加，逻辑比特的错误率能够显著降低。然而，量子纠错过程会引入大量额外的量子比特和量子门操作，导致更多噪声源和错误通道的出现。若物理量子比特的原始错误率过高，增大纠错码距反而可能引发更多错误，导致“越纠越错”的困境。其中，“泄漏错误”尤为棘手——量子比特可能脱离预定的计算能级，进入无法通过表面码直接纠正的无效状态。随着系统规模的扩大，泄漏错误的累积效应将成为制约纠错性能提升的主要瓶颈。
全球量子纠错研究的焦点在于降低物理比特的各类错误水平，尤其是抑制泄漏错误，使系统整体操控精度突破严苛的“纠错阈值”。只有跨越这一阈值，量子纠错才能产生正向净收益，实现“越纠越对”的理想效果。因此，实现“低于阈值”的量子纠错，成为衡量量子计算系统能否从实验室原型走向实用化的关键分水岭。
中国科大超导量子计算研究团队在国际上较早布局表面码量子纠错研究。2022年，该团队基于“祖冲之2号”超导量子处理器率先实现了码距为3的表面码逻辑量子比特，首次验证了表面码方案的可行性。2023年，谷歌实现了码距为5的表面码纠错，但受限于当时较高的物理量子比特错误水平，上述工作均未能真正突破纠错阈值。
2025年2月，谷歌团队利用其“垂柳”处理器，开发了一种基于直流脉冲的量子态泄漏抑制方法，在码距为7的表面码上实现了低于阈值的逻辑比特。然而，该技术路线对量子处理器的芯片架构（如比特间连接方式）提出了较高要求，且随着量子比特数扩展，在极低温环境下需要复杂的布线，硬件资源开销极大。
同年年底，中国科大团队基于107比特“祖冲之3.2号”量子处理器，提出并成功实践了一种全新的“全微波量子态泄漏抑制架构”。该架构结合处理器本身的高精度单双比特门操作和长相干时间等优异性能，实现了码距为7的表面码逻辑比特。实验结果显示，逻辑错误率随码距增加显著下降，错误抑制因子达到1.4，证明系统已工作在纠错阈值之下，成功达到了“越纠越对”的目标。
与谷歌的技术路线相比，全微波量子态泄漏抑制架构具有天然的频分复用特性，在硬件效率和扩展性上具有显著优势，为未来构建百万比特级量子计算机提供了更具竞争力的解决方案。这一成果以封面论文和“编辑推荐”的形式发表于国际物理学权威学术期刊《物理评论快报》，并获得美国物理学会《物理》栏目的专题报道。审稿人对该工作给予高度评价，认为这是一项“雄心勃勃且令人印象深刻的研究”，并指出该工作“确立了泄漏抑制的系统蓝图”。
该研究得到国家科技重大专项、国家自然科学基金委员会、中国科学院及安徽省、上海市、山东省、合肥市、济南市等的支持。
