近日，楷登电子（Cadence）与英伟达携手推出全球首款具备全流程自主芯片设计能力的AI虚拟工程师，标志着芯片设计领域迈入全新智能化阶段。该系统通过将Cadence电子设计自动化（EDA）工具与英伟达Nemotron大模型深度融合，实现了从架构设计到RTL验证的完整闭环，其核心的Chip Stack AI超级智能体更被评估为达到Level-5自主等级。
在技术实现层面，该方案依托英伟达OpenShell沙箱环境构建安全防护体系，通过数据隔离与加密技术确保客户知识产权不受侵害。系统突破性地将传统需要五周完成的RTL验证流程压缩至24小时内完成，经实测验证效率提升超过40倍。这种颠覆性改进得益于AI对设计规则的自主学习能力，能够自动识别并修复90%以上的设计缺陷。
据技术团队介绍，Level-5自主等级的实现意味着AI系统可独立完成需求分析、架构设计、逻辑综合、物理实现及验证测试等全链条工作。系统内置的Nemotron大模型经过200亿参数训练，能够精准理解设计规范并生成符合工艺要求的解决方案。目前该技术已完成12nm至3nm制程节点的验证，支持先进封装设计需求。
产品商业化进程方面，双方计划于2026年下半年向早期客户开放Level-5自主功能测试。首批应用场景将聚焦高性能计算芯片设计，后续逐步扩展至汽车电子、AI加速器等领域。这项突破不仅将重塑芯片设计行业生态，更可能引发EDA工具市场的格局变化，据预测到2028年AI辅助设计将覆盖60%以上的芯片开发流程。
