北京大学信息工程学院与中科院上海微系统所的联合研究团队，在国际权威学术期刊《科学》上发表了一项突破性成果。该团队成功研制出全球首款基于相变忆阻器的毫秒级神经动力学系统芯片，首次将神经动力学系统的单步运算时延压缩至2.12毫秒，为新型计算芯片领域开辟了新路径。
神经动力学系统通过融合神经网络的动态建模能力与微分方程的连续演化特性，在物理仿真、医学成像等领域展现出独特优势。然而，自该概念提出五十余年来，如何在保持高精度建模的同时实现低延迟计算，始终是制约其实际应用的核心难题。传统数字硬件受限于冯·诺依曼架构，频繁的内存读写与数据搬运导致运算效率低下，难以满足实时性要求。
研究团队创新性地提出"可控存内计算"范式，利用相变忆阻器的电导漂移特性与多级存储能力，在器件层面构建了原位计算机制。通过将神经动力学算法与器件物理特性深度结合，实现了自适应积分步长搜索与多级电导乘累加运算的硬件化设计。这种架构将存内计算单元与步长控制阵列集成在0.28平方毫米的芯片区域内，配合外围电路形成完整系统。
实验数据显示，该芯片在40纳米工艺下达到50MHz运行频率，单次积分运算仅需9级流水线处理。在相同神经动力学任务测试中，其运算速度较专用加速器提升3.82至36.27倍，功耗降低11.75至24.73倍；在脑皮层表面重建任务中，性能更是达到NVIDIA A100 GPU的50.38至478.18倍。这种突破主要得益于原位计算架构消除了传统架构中80%以上的数据搬运操作。
这项成果对脑机接口技术发展具有重要推动作用。当前脑机系统主要聚焦于神经信号解码，而未来需要实现大脑状态的实时理解与动态调控。高保真脑建模的毫秒级运算能力，为构建个体化、可解释的脑状态模型提供了可能，使脑机交互从简单的信号识别迈向智能闭环调控阶段。该研究已获得国家重点研发计划、新基石研究员项目等多项基金支持，并入选北京大学面向2030的重大培育项目。
