在数据中心共封装光学（CPO）技术领域，台积电与三星正展开激烈角逐。目前，台积电凭借博通和英伟达相关产品的进展，在交换机CPO市场占据领先地位，而三星则将目光投向了未来更具挑战性的AI计算封装领域。
7月12日，机构PhotonCap发布的实地调研文章显示，面向交换机的CPO技术已从技术验证阶段正式进入客户部署阶段。台积电在这一赛道的制造与先进封装能力，通过首批顶级商业项目得到了验证。博通基于台积电COUPE平台的102.4Tbps CPO以太网交换机已向早期客户送样，英伟达的Quantum-X光子交换机开始出货，Spectrum-X以太网光子交换机也进入生产阶段，首批采用者包括CoreWeave、Lambda和甲骨文。这些产品的共同特点是光学引擎部署在交换机ASIC附近，依赖台积电成熟的硅光子技术与SoIC 3D堆叠能力，竞争重点在于光子集成电路（PIC）与电子集成电路（EIC）的堆叠、键合及与交换机封装的整合，此阶段HBM并非必要组件。
相比之下，三星公开的“一站式CPO方案”路线图将目标设定在2029年。从现有交换机CPO的出货量和客户验证情况来看，三星尚未形成与台积电同步的商业化节奏。不过，三星电子高级副总裁Won-Kyoung Choi于7月9日在Nano Korea提出，公司正在开发2.xD先进封装，计划将HBM、逻辑芯片和硅光芯片整合至同一封装中，瞄准未来AI计算封装的光学I/O。
光学I/O从传统板级向封装内部迁移，能耗是核心驱动力。三星晶圆代工在OECC 2026准备的展示材料表明，可插拔光模块部署在板级时，单比特能耗约10pJ；光学引擎放在交换机附近基板上时，能耗降至约5pJ；若光学I/O深入到XPU附近的中介层，能耗可大幅降至约2pJ。这是因为光学引擎越靠近计算芯片，电气链路越短，补偿板级走线和连接器损耗所需的信号调节越少。先进封装成为将物理功耗优势转化为商业产品优势的关键环节，但这并不意味着CPO会立刻取代可插拔光模块，两者将在不同传输距离和功耗预算下长期共存。三星的数据预测显示，可插拔光学市场年增长率超25%，而CPO市场年增长率高达150%以上，资本和研发资源正大量涌向高集成度光学架构。
交换机CPO与“XPU-HBM光学I/O”是两种完全不同的架构。当前主流的交换机CPO，光学引擎放在交换机ASIC旁边，解决高带宽交换场景下的互连功耗和信号完整性问题，台积电的护城河在于硅光技术、先进键合和交换机封装整合。而面向“XPU-HBM系统”的光学I/O封装，是在中介层上同时配置XPU（或GPU）、HBM以及包含PIC和EIC的光学引擎，光学I/O成为计算封装的一部分。三星提出的2.xD先进封装正是瞄准这一方向，计划通过面板级再布线层（RDL）中介层扩展系统封装能力，满足AI数据中心对海量带宽的吞吐需求。
对于投资者而言，这两种架构的竞争逻辑不同。交换机CPO考验单一制造与封装工艺，而“XPU-HBM光学I/O”封装要求计算、内存、光学和封装在设计初期就深度联合优化。三星最大的潜在优势在于其“三位一体”的业务版图，同时拥有HBM、逻辑芯片代工和硅光平台。台积电虽拥有顶尖的逻辑代工、硅光技术与CoWoS封装能力，但不生产HBM。三星理论上可在内部完成HBM接口、逻辑I/O、光学引擎和热管理的联合协同设计，不受外部存储供应商限制。
然而，2.xD封装面临“多裸片良率”的严峻考验。当逻辑芯片、HBM、PIC、EIC和中介层被整合到同一封装中，任何一个组件失效都会导致整套昂贵封装报废。芯片数量增加、封装面积扩大和键合复杂度提升，成倍放大了良率压力与成本风险。与此同时，对手也在积极行动。台积电正在推进COUPE与CoWoS封装的整合，通过成熟的外部生态接入HBM。存储巨头SK海力士也在补齐先进封装能力，其在美国印第安纳州投资38.7亿美元的先进封装工厂将于2028年量产，且已将CPO纳入内存系统的技术研发版图。
台积电在交换机CPO首轮竞争中取得胜利，优势体现在客户送样、产品出货和量产进度上。三星则试图利用自身在HBM、逻辑和硅光上的垂直整合能力，在AI计算封装领域实现弯道超车。但市场不应将技术路线图等同于商业护城河，未来12个月，行业最值得关注的信号是：是否有具名客户的设计订单明确要求将HBM、逻辑芯片和光学I/O绑定在同一封装中交由三星代工。若订单落地，三星的“三位一体”将从纸面资产转化为商业利器；若迟迟无法兑现，台积电依托领先工艺与外部HBM生态构建的灵活路径，仍将是AI巨头们的首选。
