全球芯片设计领域迎来重要进展，EDA（电子设计自动化）行业领军企业Cadence（楷登电子）宣布，其基于人工智能的数字与定制化设计全流程解决方案，已正式通过英特尔最新18A-P和14A制程工艺认证。这一认证标志着双方在先进制程芯片设计工具领域的深度合作取得突破性成果。
作为全球三大EDA供应商之一，Cadence与Synopsys、Siemens EDA共同主导着全球芯片设计工具市场。此次认证覆盖了从逻辑综合、布局布线到物理验证、可靠性分析的全链条设计工具，所有方案均针对英特尔最新发布的PDK（工艺设计套件）进行了联合优化，确保设计工具与先进制程的无缝衔接。
在封装技术领域，双方联合开发的先进封装设计流程成为亮点。该流程支持英特尔EMIB和EMIB-T嵌入式多芯片互连技术，通过消除数据转换环节，显著简化了复杂多芯片系统的集成流程。设计人员可在早期阶段进行跨芯片的热管理、信号完整性和功耗分析，大幅缩短设计周期。
英特尔14A制程作为下一代旗舰技术，采用了第二代RibbonFET全环绕栅极晶体管架构和PowerDirect背面供电网络。相较于18A制程，14A在相同功耗下可实现更高的性能表现，为高性能计算和人工智能芯片设计开辟新路径。此前双方已在18A制程上完成Cadence接口和内存IP的硅验证，充分证明其设计工具与英特尔工艺的兼容性。
据技术文档显示，通过此次认证的Cadence工具链包含六大核心模块：智能逻辑综合引擎、自适应布局布线系统、多维度时序功耗签核平台、高精度物理验证套件、全场景可靠性分析工具，以及模拟/定制设计环境。这些模块均集成机器学习算法，可自动优化设计参数，提升先进制程下的设计效率。
设计自动化大会（DAC）期间，Cadence将设立专题展区，重点展示基于英特尔先进制程的芯片设计案例。参会者可现场体验从架构设计到流片验证的全流程解决方案，了解如何通过智能化工具应对3nm以下制程的物理效应挑战。
