中国科学院上海微系统与信息技术研究所联合科研团队近日取得重要突破，成功研发出基于相变存储器的亚10毫秒级神经动力系统存内计算芯片。该成果发表于《科学》期刊，为高保真物理世界几何建模提供了全新解决方案，在计算速度与能效比方面实现显著提升。
传统神经动力系统（NDS）在处理流形表面实时变形场时，因依赖自适应步长积分与嵌入式神经网络架构，普遍存在数百毫秒级延迟问题。科研团队创新性地将相变存储器的多阻态存储特性与电导漂移效应相结合，构建出兼具高密度存储与高并行计算能力的新型计算架构。这种设计使芯片在保持建模精度的同时，将几何建模效率提升至新高度。
芯片核心技术突破体现在三个方面：其一，通过SET-RESET-DRIFT映射机制实现贪婪算法搜索功能，有效规避传统数字电路中频繁数据读写带来的延迟；其二，采用40纳米制程1T1R相变单元架构，将刀片型小电极厚度压缩至3纳米，器件良率突破99.99999%；其三，实现电导16级以上高精度调控，为复杂计算任务提供硬件支撑。测试数据显示，在10-7误差容限下，单次迭代计算延迟仅2.12毫秒，较传统NDS专用硬件提速3.82至36.27倍，功耗降低11.75至24.73倍。
在应用场景测试中，该芯片展现出卓越性能。针对大脑皮层表面同步重建与三维流形网格生成等复杂任务，其NDS系统综合性能较英伟达A100图形处理器提升50.38至478.18倍。这种跨越数量级的性能跃升，主要得益于存内计算架构消除了传统冯·诺依曼架构的"存储墙"瓶颈，使数据在存储单元内部即可完成计算操作。
研究团队指出，相变存储器的非易失性特性与CMOS工艺兼容性，为芯片大规模集成提供了可能。当前研发的40纳米制程芯片已实现百万级相变单元集成，未来通过制程工艺升级与架构优化，有望在自动驾驶、医学影像重建、虚拟现实等对实时性要求严苛的领域产生深远影响。这项突破标志着我国在新型计算架构领域迈入国际前沿，为后摩尔时代计算技术发展开辟了新路径。
