SK海力士正将战略重心向端侧AI内存领域延伸，在巩固高带宽内存（HBM）市场优势的同时，加速布局3D堆叠DRAM技术。这家韩国存储巨头通过其美国圣何塞子公司启动专项人才招募计划，首次为3D堆叠DRAM-on-Logic技术组建专业设计团队，并与北美头部客户建立联合开发合作机制。
根据招聘公告披露，SK海力士将与合作伙伴共同主导逻辑芯片与DRAM的联合设计工作，重点开发适配智能手机处理器等高附加值场景的芯片解决方案。这项技术通过将DRAM垂直堆叠在系统级芯片（SoC）上方，突破了传统PoP封装中芯片间互连距离的限制，使数据传输通道密度提升3倍以上，同时将信号延迟降低40%，特别适用于对算力与能效要求严苛的移动端AI应用。
技术团队负责人指出，现有PoP架构在处理端侧AI大模型时面临带宽瓶颈，而3D堆叠技术通过缩短物理距离实现内存与逻辑单元的深度融合。以智能手机处理器为例，该方案可使多模态数据处理速度提升2.5倍，功耗降低28%，这为生成式AI在移动端的实时运行提供了硬件基础。
在技术路线选择上，SK海力士将3D堆叠DRAM与定制化HBM、高带宽闪存（HBF）并列为公司AI解决方案的三大支柱。开发总括负责人在台积电技术研讨会上强调，内存与逻辑的异构集成是突破冯·诺依曼架构瓶颈的关键路径，这项技术将优先应用于需要处理视觉、语音等多维度数据的边缘设备。
市场分析显示，全球3D堆叠DRAM市场规模预计将在2027年突破80亿美元，其中移动处理器领域占比超过65%。SK海力士此次布局直指苹果A系列芯片、高通骁龙平台等核心客户，这些厂商对先进封装工艺的需求占行业总量的70%以上。目前公司已向主要合作伙伴提交12层堆叠样品，良率指标达到行业领先水平。
在产能配套方面，SK海力士同步推进多线技术迭代。其利川工厂"Y1"产线已完成3D堆叠专用设备采购，青州NAND工厂将投入100万亿韩元进行智能化改造，HBM4E产品的量产进度较原计划提前两个季度。这种多技术路径并进的策略，使公司在从云端到边缘的AI计算生态中构建起立体化产品矩阵。
